• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1984004628A1
    申请号:PCT/JP1984/000243
    申请日:1984-05-16
    公开日:1984-11-22
    发明作者:Hisao Hayashi
    申请人:Sony Corp；
    IPC主号:H01L21-00
    专利说明:
    [0001] 明 細 書
    [0002] 発明の名称 半導体装置
    [0003] 技術分野
    [0004] 本発明は、 半導体装置特に そのパ ッ シ ベ ー シ ヨ ン用
    [0005] ,
    [0006] 絶縁層等の改良に 関す る。 .
    [0007] 背景技術
    [0008] 例えば相補形 M 0 S 集積回路 においては、 第 1 図 に 示す よ う な断面構造を有する個所があ る。 即ち、 同図 は一のチャ ン ネ ルの M O S 素子 と 之に隣接す る他のチ ヤ ン ネ ル の M 0 S 素子間の所謂 フ ィ — ル ド部分を示す も ので、 両素子間の フ ィ ー ル ド部分に対応する半導体 基体の主面上に、 酸化 シ リ コ ン （S i 02 ) 層（1)、 砒素 シ リ ケ 一 ト · カ ラ ス層（2)及び プ ラ ズマ C V D形窒化 シ リ コ ン層（3)を順次積層 し て成る フ ィ ー ル ド絶緣層（4)が形 成 され てい る。 なお、 （5)は例えば N形の半導体基体、
    [0009] (6)は一のチ ャ ン ネ ルの M 0 S 素子の所言胃 N チャ ン ネ ル
    [0010] M O S ト ラ ン ジ ス タ を構成する P 形の島領域であ り 、
    [0011] (7)はその ソ ー ス又は ド レ イ ン と な る一方の N 形拡散 領域であ る。 （8)は他の チ ャ ン ネ ルの M 0 S 素子を構成
    [0012] 2 0 する所詣 P チ ャ ン ネ ル M O S ト ラ ン ジ ス タ の ソ ー ス 又 は ド レ イ ン と な る一方の P+ 形拡散領域 であ る。 ま た、 (9)及び C O)は夫 々 の拡散領域（7)及び（8)にォー ミ ッ ク 接 された Αβ 電極であ る。 従って こ の場合 フ ィ ー ル ド絶 緣層（4)は Ν形の半導体基体（5) と Ρ 形の島領域（6)に跨つ
    [0013] OMPI WIPO WAT10 て形成され る。 こ の フ ィ ー ル ド絶緣層（4)において、 砒 素 シ リ ケ一 ト · ガ ラ ス層（21は平担化技術の低温化で使 われ る も のであ り 、 プ ラ ズマ C V D形窒化 シ リ コ ン層 ）は A£ 電極の ヒ π ッ ク防止及び外部不純物防止のた めに用いら れてい る。
    [0014] と ころが、 こ のよ う な フ ィ ー ル ド絶緣層（4)の構造に おいては、 低温 （ 例えば 400 °C ) のァニ ー ル処理を施 すと、 絶緣層中 に正電荷が発生 し、 フ ィ ー ル ド絶緣層 (4)下の P 形島領域（6)の表面が N形に反転し、 リ ー ク 電 i o 流が増大する と い う 現象が生 じた。 こ の正電荷の発生 は、 実験の結果砒素シ リ ケ一 ト · ガ ラ ス層（2! と酸化 シ リ コ ン層（1)の界面 に起 り 、 また プ ラ ズマ C V D形窒化 シ リ コ ン層（3)中の水素が関与し てい る こ とが判明 した。 即ち、 砒素 シ リ ケ一 ト · ガ ラ ス層（2)を流動化するため にァニ ー ル し た時、 As が酸化 シ リ コ ン層（1)中 に拡散 し、 砒素 シ リ ケ一 ト · ガ ラ ス層（2! と 酸化 シ リ コ ン層（1) の界面で As の濃度分布 を も った所謂 As 遷移層が形成 され る。 こ の後、 プ ラ ズマ C V D に よ る窒化 シ リ コ ン 層（3)を被着 し 40 0 °Cのァ二一ルを行 う と、 窒化 シ リ コ
    [0015] 2 0 ン層（3)中の水素 Hが砒素 シ リ ケ一 ト · カ ラ ス層（2)を拡 散して As 遷移層へ達する。 そ こ で水素 Hはガ ラ ス中 で酸素 0 と 結合 し O H基を形成する。 こ れ に よ つて 力' ラ ス 中の網 目 間 に入っていた As は酸素 0 と の結合が で きな く な り 、 イ オ ン化 して存在する よ う にな る。 こ
    [0016] O PI れが正電荷の発生 と な る。
    [0017] こ の メ カ ニ ズ ム に よ れば、 正電荷の発生はその他、 例えば S i 02 に よ る ゲー ト 絶縁膜上に As ドー ブの多結 晶 シ リ コ ン層を形成 し た よ う な所謂 シ リ コ ン ゲー ト 部 分にお いて も起 り 得る も の であ り 、 こ の と き には閾値 電圧の変動等が起 る。
    [0018] 本発明は、 正電荷の発生に基づ く 上述の問題点を解 消 し た半導体装置を提供する も のであ る。
    [0019] 発明の開示
    [0020] 本発明は、 半導体基体の一主面上にあ る酸化物層 と 、 その上の水素が拡散 され得る砒素含有層 と の間 に砒素 拡散阻止層を形成 し て成 る半導体装置であ る。
    [0021] こ の構成に よ れば、 砒素含有層か ら酸化物層への A s の拡散が阻止され、 正電荷の発生がな く な る。 従って 酸化物層下の半導体基体の表面進位が安定 し、 リ ー ク 電流の増大あ る いは閾値電圧の変動等が回避 される。 図面の簡単な説明
    [0022] 第 1 図は従来の相補形 M O S 集積回路 の フ ィ ー ル ド 部分の断面図、 第 2 図は本発明の一実施例を示す相補 形 M O S 集積回路の フ ィ ー ル ド部分の断面図 であ る。
    [0023] 発明を実施するための最良の形態
    [0024] 以下、 本発明の実施例 について説明する。
    [0025] 第 2 図は本発明の一実施例であ り 、 こ れは第 1 図 と 同様に相補形 M O S 集積回路 にお け る各 M O S 素子間 の フ ィ ー ル ド部分 に適用した場合であ る。 同図中、 第 1 図 と 対応する部分には同一符号を付 し て重複説明を省略 する。
    [0026] 本例にお いては、 第 2 図 に示すよ う に相補形 M O S 素子間の フ ィ 一ル ド部分に対応する半導体基体の主面 上に その N形の半導体基体（5)及び P 形の島領域（6)に跨 る如 く 、 順次酸化 シ リ コ ン層（1)、 砒素拡散阻止層 (11)、 砒素 シ リ ケ一 ト · ガ ラ ス層（2)及びプ ラ ズマ C V D 形窒 化 シ リ コ ン層（3)を積層 し て成る フ ィ ー ル ド絶緣層 (12)を 形成する。 砒素拡散阻止層（ίΰ と し ては As の拡散係数 の小さい プ ラ ズマ C V D 形窒化 シ リ コ ン又は C V D窒化 シ リ コ ンな どを用い得る。
    [0027] こ の よ う な フ ィ ー ル ド絶縁層 (12)の構成に よれば、 砒 素 シ リ ケ ー ト · ガ ラ ス層（2)を ァ ニ ー ル し た と き に、 そ の As は砒素拡散阻止層（LI)に よ ってはば まれ酸化 シ リ コ ン層（1)側に拡散 されない。 こ のため に、 As 遷移層 が作 られないので、 以後、 プ ラ ズマ C V D に よ る窒化 シ リ コ ン層（3)中の水素が来て も正電荷の発生が起らな い。 従って、 P 形島領域（6)の表面 には反転層が形成さ れず、 リ ー ク 電流の増大が阻止 され、 信頼性の高い相 補形 M 0 S 集積回路が得られ る。
    [0028] 本発明の他の実施例 と し ては、 M 0 S ト ラ ン ジス タ の シ リ コ ン ゲー ト 部、 特に S i 02 に よ る ゲー ト 絶緣層 上に As 含有の多結晶 シ リ コ ン層を有する シ リ コ ン ゲ
    [0029] 、' — ト 部に適用 でき る。 即ち、 こ の場合には、 ゲー ト 絶 緣層 と As 含有の多結晶 シ リ コ ン 層間 に'上述の砒素拡 散阻止層を介在 させ る。 こ の構成では、 多結晶 シ リ コ ン層の As がグー ト 絶縁層であ る S i 02 層 に拡散 されず. 従って後に水素が入って来て も 正電荷は発生 し ない。 こ のため、 チ ャ ン ネ ル部の表面 ¾位は安定 し、 閾値電 圧の変動等.が回避され る。
    [0030] 尚、 上例ではフ ィ ー ル ド絶縁層、 シ リ コ ン ゲー ト 部 に本発明を適用 し たが、 その他構成上、 半導体基体の 主面上に酸化物層及び水素が拡散 され得る砒素含有層 を有 し た積層構造に適用 でき る も の で、 本発明ではそ の酸化物層 と 砒素含有層間 に砒素拡散阻止層を形成す る も の であ る。 砒素拡散阻止層 と し ては前記 し たブ ラ ズマ C V D形窒化 シ リ コ ン又は C V D 窒化 シ リ コ ンな ど を用い う る。 砒素含有層 と し ては As SCl ( 砒素 シ リ ケ ― ト ' ガ ラ ス ） 又は As ド ー ブ多結晶 シ リ コ ン な どで あ る。 ま た、 水素の拡散 と し ては、 水素ァ ニ 一 ルゃ砒 素含有層上への C V D膜形成 （S i 3N4， ァモ ル フ ァ ス S i 等 ） 時の水素の存在であ る。
    [0031] なお、 ま た、 砒素含有層上に水素の拡散を阻止する ための水素拡散阻止層を設けて も よ い。 こ の と き には 正電荷の発生 に荅与する水素が砒素含有層 中に拡散さ れな いので、 よ り 確実に正電荷の発生が阻止でき る。
    [0032] 上述の本発明 に よ れば、 半導体基体の主面上の酸化 物層 と水素が拡散され得る砒素含有層 と の間 に砒素拡 散阻止層が設け られ る こ と に よ って、 ァ ニ ー ルの際に 砒素含有層の As が酸化物層 中 に拡散されず、 正電荷 の発生が阻止され る。 従って、 信頼性の高い半導体装 置が得られ る。
    [0033] OMPI WIPO■ Λ
    [0034] ' ΑΤΙΟ
    权利要求:
    Claims 請 求 の 範 囲
    1. 半導体基体の一主面 にあ る酸化物層 と 、 該酸化物 層上に あ る砒素拡散阻止層 と、 該砒素拡散阻止層上 にあ り 、 水素が拡散され得 る砒素含有層を有する半 導体装置。
    2. 半導体基体の一主面 に あ る酸化 シ リ コ ン層 と、 該 酸化 シ リ コ ン 層上 に あ る窒化 シ リ コ ン層カゝ らな る砒 素拡散阻止層 と、 該砒素拡散阻止層上にあ り 、 水素 が拡散 され得る砒素 シ リ ケ一 ト · ガ ラ ス層 を有す る o 半導体装置。
    3. 相補形 M O S 集積回路 において、 素子間 の フ ィ ー ル ド部分に対応する半導体基体の一主面 に あ る酸化 物層 と、 該酸化物層上に あ る砒素拡散阻止層 と、 該 砒素拡散阻止層上にあ り 、 水 素 が 拡 散 さ れ 得 る 砒素含有層 と を フ ィ ー ル ド絶緣膜 と す る相補形 M O S 集積回路。
    RE O PI
    类似技术:
    公开号 | 公开日 | 专利标题
    US6586284B2|2003-07-01|Silicon-on-insulator | substrate, method for fabricating SOI substrate and SOI MOSFET using the SOI substrate
    US6881621B2|2005-04-19|Method of fabricating SOI substrate having an etch stop layer, and method of fabricating SOI integrated circuit using the same
    EP0574137B1|1999-08-11|Semiconductor device
    JP3587537B2|2004-11-10|半導体装置
    US5063431A|1991-11-05|Semiconductor device having a two-layer gate structure
    JP3057661B2|2000-07-04|半導体装置
    US6344663B1|2002-02-05|Silicon carbide CMOS devices
    US5399507A|1995-03-21|Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
    US7391093B2|2008-06-24|Semiconductor device with a guard-ring structure and a field plate formed of polycrystalline silicon film embedded in an insulating film
    AU638812B2|1993-07-08|A method of operating a semiconductor device
    JP2684980B2|1997-12-03|半導体記憶装置及びその製造方法
    US4167018A|1979-09-04|MIS capacitance element
    JP2788269B2|1998-08-20|半導体装置およびその製造方法
    US6103556A|2000-08-15|Thin-film transistor and method of manufacturing the same
    US6727152B2|2004-04-27|Semiconductor device
    US4996575A|1991-02-26|Low leakage silicon-on-insulator CMOS structure and method of making same
    EP0176747A1|1986-04-09|Silicon semiconductor substrate with an insulating layer embedded therein and method for forming the same
    US5616944A|1997-04-01|Diode and semiconductor device having a controlled intrinsic or low impurity concentration region between opposite conductivity type semiconductor regions
    US5248892A|1993-09-28|Semiconductor device provided with a protection circuit
    EP0027184B1|1984-07-11|Sos structure and method of fabrication
    EP0222215B1|1991-10-16|Polysilicon mos transistor and method of manufacturing the same
    US4636833A|1987-01-13|Semiconductor device
    US4889829A|1989-12-26|Method for producing a semiconductor device having a silicon-on-insulator structure
    US4377819A|1983-03-22|Semiconductor device
    JPS6258673A|1987-03-14|Semiconductor storage device
    同族专利:
    公开号 | 公开日
    JPH0630355B2|1994-04-20|
    GB2149965A|1985-06-19|
    GB8500267D0|1985-02-13|
    KR840009182A|1984-12-24|
    JPS59211235A|1984-11-30|
    DE3490241T0||
    DE3490241T1|1985-05-15|
    GB2149965B|1986-12-31|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1984-11-22| AK| Designated states|Designated state(s): DE GB |
    1985-05-15| RET| De translation (de og part 6b)|Ref document number: 3490241 Country of ref document: DE Date of ref document: 19850515 |
    1985-05-15| WWE| Wipo information: entry into national phase|Ref document number: 3490241 Country of ref document: DE |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]